文章来源：由「百度新聞」平台非商業用途取用"http://m.elecfans.com/article/903261.html"

圖6：用細節5拓撲布線的結果。上述例子的結論是，17比特被詳細規劃成了4種不同的器件類型，代表了設計人員對層和路徑流向的意圖，這種意圖的獲取只需約30秒時間。接著就可以進行高質量的自動布線，所需時間也就10秒左右。通過提升從走線到拓撲規劃的抽象等級，總的互連時間被極大地縮短了，而且在互連開始之前，設計人員對密度和完成設計的潛力有真正清晰的理解，比如為何將走線保持在設計的這個點上？為什麼不繼續規劃并在后面增加走線？完整拓撲的規劃何時進行？如果考慮上述例子，一個規劃的抽象就能與另一個規劃一起使用，而不是與具有許多線段和每個網絡上有許多過孔的17個單獨網絡一起使用，在考慮工程變更命令(ECO，EngineeringChangeOrder)時這個概念尤其重要。工程變更命令(ECO)在下面這個例子中，FPGA的引腳輸出還沒有完善。設計工程師已經將這個實際情況告知了PCB設計人員，但由于進度方面的原因，他們需要在FPGA引腳輸出完善之前盡可能推進設計的進度。在已知引腳輸出的情況下，PCB設計人員開始對FPGA進行空間規劃，在設計人員完成規劃的同時還要考慮從其它器件引線到FPGA。本來IO被規劃在FPGA的右邊，但現在卻位于FPGA的左邊，造成引腳輸出與原始規劃完全不同。由于設計人員在更高層抽象工作，他們能通過刪除移動FPGA周邊所有走線的開銷來適應這些變化，代之以拓撲路徑的修改。然而，受影響的不只是FPGA；這些新的引腳輸出也會影響從相關器件出來的引線。為了適應扁平封裝的引線進入路徑，該路徑的末端也要移動；否則將導致走線的雙絞扭曲，從而浪費高密PCB上的寶貴空間。針對這些比特的扭絞需要給走線和過孔留出額外的空間，在設計最終階段這種要求可能無法得到滿足。如果進度比較緊張，不可能對所有這些走線做出這樣的調整。關鍵是拓撲規劃提供了更高層的抽象，因此實現這些ECO要容易得多。遵循設計人員意圖設計的自動布線算法所設置的質量優先級要高于數量優先級。如果確定存在質量問題，讓連接失效要勝過產生一個質量劣等的布線，這樣做是非常正確的，理由有兩個。首先，連接一個失效連接要比清除這種具有不良結果的走線和其它自動布線操作的走線要容易一些。其次，設計人員的意圖得到了貫徹，并讓設計人員去決定連接的質量。不過，只有當失效走線的連接相對簡單和局部化時，這些觀點才有用。布線器無法百分之百地實現規劃連接就是一個很好的例子。此時不能犧牲質量，而是允許一些規劃失敗，從而遺留一些未連接的走線。所有走線都通過拓撲規劃做了布線，但不是都引到了元件引腳。這樣可確保給失效連接預留一定的空間，并提供一個相對容易連接的連線。本文小結拓撲規劃是配合具有數字信號PCB設計流程的一種工具，設計工程師對該工具很容易上手，不過它也具有針對復雜規劃所考慮的特定空間、層和連接流功能。PCB設計人員可以在設計之初使用拓撲規劃工具，也可以在設計工程師獲取到他們的IP后使用，具體取決于采用這個靈活工具的對象，以便最好地適應他們的設計環境。拓撲布線器只是簡單地遵循設計人員的規劃或意圖來提供高質量的布線結果。當面對ECO時，拓撲規劃要比單獨的連接操作起來迅捷得多，因此能使拓撲布線器更快地采納ECO，從而提供快速精確的結果。

關鍵字標籤：best pcb manufacturers in Taiwan-Cheer Time